问题——量子计算被视为突破传统算力边界的重要方向，但其工程化进程长期受制于“易错性”。
量子比特对噪声、温度波动与器件不完美高度敏感，计算过程中会发生相位翻转、比特翻转等多类错误，且在规模增大时更易累积放大。
若无法将错误率压至一定水平，量子计算机难以从实验室原型走向稳定、可重复的实用系统，更难以支撑通用容错计算所需的长时间、深电路运行。
原因——从原理上看，单个物理量子比特天然不可靠，必须依靠“以多换稳”的量子纠错：用多个物理量子比特编码出一个逻辑量子比特，并通过综合测量与反馈抑制错误。
其中，表面码因容错阈值较高、对局域相互作用要求相对友好，被公认为目前最成熟、最接近工程实现的纠错方案之一。
关键挑战在于：一方面要让逻辑错误率随着码距增大而快速下降，真正进入“低于阈值”的工作区间；另一方面要在极低温环境下处理密集的布线、控制与读出需求，避免硬件资源开销随规模扩展而失控。
国际上近期相关研究显示，基于特定芯片架构的路线可以实现低于阈值的纠错效果，但同时也可能对器件布局、互连方式和低温工程提出更苛刻约束，影响长期扩展性与制造可行性。
影响——中国科大超导量子计算研究团队在量子纠错方面持续推进表面码研究。
2022年，团队基于“祖冲之2号”处理器实现码距为3的表面码逻辑量子比特，为方案可行性提供了实验验证。
此次，团队依托107比特“祖冲之3.2号”量子处理器，提出并实践一种新的全微波量子态泄漏抑制架构，在表面码上实现码距为7的逻辑量子比特，并在特定范围内实现“低于纠错阈值”的量子纠错：随着码距增大，逻辑错误率呈显著下降趋势，达到“越纠越对”的目标。
该成果于12月22日发表于《物理评论快报》，并以封面论文形式刊发、获“编辑推荐”。
这一进展意味着我国在量子纠错的关键指标上迈入国际前沿区间：不仅证明了更高码距下的纠错有效性，也在工程实现路径上提供了可对比的“高效率方案”，为后续扩大规模、降低复杂度创造条件。
对策——面向实用化目标，量子计算的技术路线需在“纠错效果”与“工程成本”之间取得平衡。
此次提出的全微波架构强调在硬件效率和可扩展性上的优势，直指低温布线复杂、资源开销巨大的瓶颈问题。
下一步，围绕容错量子计算系统化落地，应在三方面持续攻关：其一，进一步提升物理量子比特的一致性、稳定性与可制造性，以降低基础错误率并扩大低于阈值的可用工作范围；其二，持续优化控制、读出与校准流程，推动纠错循环更高频、更低延迟，提升整体系统的鲁棒性；其三，加强软硬件协同设计，形成面向大规模集成的架构标准与测试体系，使纠错从“实验展示”走向“可复制、可量产”的工程能力。
前景——业界普遍认为，迈向通用容错量子计算，需要将逻辑错误率压到足够低的水平，并在更大规模下保持稳定运行。
此次成果在码距为7的表面码上实现“越纠越对”，并在架构上探索更具扩展性的实现方式，为构建更大规模量子处理器提供了新的技术选择。
展望未来，随着器件工艺、低温工程、微波控制与纠错算法持续迭代，量子计算有望在特定领域逐步实现从“可做”到“可用”的跨越：在量子模拟、材料计算、优化与部分密码学相关任务等方向形成示范应用，同时也将推动相关基础科学与高端制造能力的协同提升。
更重要的是，这类面向容错的里程碑将为“百万比特级”系统的工程设计提供关键经验，使规模化路线从概念走向可操作的技术蓝图。
量子计算的发展道路并非坦途，需要在基础理论研究与工程应用之间不断探索平衡。
中国科大团队此次在低于阈值量子纠错上的突破，体现了我国科研工作者在量子信息领域的执着追求与创新精神。
随着纠错技术的进一步完善，量子计算从科学前沿走向实际应用的日子正在逐步临近。
未来，如何在保证纠错效果的同时进一步提升系统的可扩展性和实用性，将成为全球量子计算研究的新课题。
相信通过持续的科技创新和国际合作，人类终将开启量子计算的应用新时代。