一、问题：AI服务器面临算力瓶颈，互连带宽成关键制约因素 随着AI训练集规模扩大、模型参数增加以及并行计算需求提升，服务器内部GPU/加速卡与CPU、内存、存储及网卡之间的数据交换频率大幅增加；然而，通用机架服务器仍需兼顾可维护性、可扩展性和成本控制，导致现有机械尺寸下提升带宽的难度加大。互连标准能否在不影响兼容性的前提下提高速率，将直接影响AI服务器的整体效率和能耗表现。 二、原因：速率提升带来高频挑战，信号完整性成核心问题 作为服务器内部关键高速互连标准，PCIe在过去二十多年中持续提升速率并保持生态连续性。新一代PCIe Gen8面临的主要挑战并非单纯提速，而是如何在更高频段实现稳定传输。随着奈奎斯特频率接近64GHz、验证范围扩展至96GHz，阻抗控制、串扰抑制和插入损耗等问题更加突出。速率提升的背后，是电气设计、材料选择和连接器结构的系统性优化。 三、影响：全链路重构推高成本与工艺门槛 研究表明，要在64-96GHz范围内保持线性插入损耗，需对连接器和板级互连进行综合优化。例如，通过简化连接器结构、缩短焊盘长度、采用低介电常数材料，可将3dB插入损耗拐点从46-48GHz提升至56-58GHz，显著扩展有效带宽。这显示高速互连性能提升需要连接器几何、焊盘尺寸和材料参数的协同优化。 同时，高频条件下PCB介质和导体损耗更加明显。为保持传统传输距离，64GHz时板级损耗需控制在≤0.75dB/in。这将推动超低损耗层压板、精密加工工艺和严格一致性控制的应用，对供应链和测试体系提出更高要求。 四、对策：材料、结构与验证合力推进 根据Gen8标准，业界需从三上着手： 1. 材料升级：采用低Dk/Df介质材料，优化铜箔粗糙度和叠层设计，降低高频损耗； 2. 结构优化：改进连接器几何形状、焊盘设计和封装引出区，减少信号干扰； 3. 验证前移：在方案阶段加强电磁仿真和一致性测试，降低后期调试成本。 此外，保持向后兼容性仍是关键。需要在接口形态、散热和可维护性之间取得平衡，避免过度追求性能而影响整机可靠性和成本。 五、前景：电气与机械同步创新 PCIe Gen8的发展不仅涉及电气性能提升，还将推动机械结构创新。为满足64-96GHz性能需求，业界可能探索更小间距接口、更低高度连接器等方案。随着AI服务器对高带宽、低时延需求增长，板级互连将向"短距离、高密度、低损耗"方向发展，带动全产业链升级。
PCIe Gen8标准的突破展现了信息技术领域的创新能力。基础硬件标准的每一次进步，都将为AI等前沿技术的应用创造更多可能。这不仅关乎技术指标提升，更是推动数字经济发展的重要基础。随着研发深入，这项技术有望为行业带来新的增长动力。