DRAM即动态随机存取存储器，是现代计算机系统中不可或缺的关键器件；与传统顺序存储器不同，DRAM具有随机访问特性，可以对任意存储单元进行读写操作，这个特点使其成为系统临时数据存储和高速缓存的首选方案。 从工作原理看，DRAM采用了最简洁的存储架构。每个存储单元由一个晶体管和一个电容组成，即业界通称的"1T1C"结构。这种设计通过电容上的电荷状态来表示二进制信息：电容充电状态代表"1"，放电状态代表"0"。相比之下，NAND闪存采用电荷陷阱技术存储数据，两者在物理机制上存在本质差异。 DRAM之所以被称为"动态"存储器，根本原因在于其独特的刷新需求。由于电容存在物理层面的漏电现象，其上的电荷通常只能维持极短时间，约为1至2毫秒。若不及时补充电荷，存储的数据将逐渐丧失。这也解释了为什么DRAM断电后数据会立即消失，而这一特性也决定了DRAM必须持续供电才能保持数据完整性。 为了应对电荷泄漏问题，DRAM采用了地址复用技术来优化芯片设计。通过将地址线数量减半，分时传送行地址和列地址来定位存储单元，有效降低了芯片的引脚数量和制造成本，这一创新设计在半导体工业中得到广泛应用。 刷新机制是DRAM工作的核心环节。业界主要采用三种刷新策略。集中刷新方式在特定周期内集中对所有行进行刷新，但会产生"死时间"，期间无法进行正常读写操作。分散刷新将刷新操作融入每个存取周期，消除了死时间，但会延长存取周期，在一定程度上影响系统性能。异步刷新则结合了两者优势，将刷新操作分散在整个刷新周期内进行，既保证了数据的有效保持，又最大限度地减少了对正常访问的影响，因此成为现代DRAM芯片的主流选择。 DRAM的存储性能直接决定了电子设备的运行速度和多任务处理能力。在人工智能、云计算、大数据等新兴领域的推动下，对DRAM容量和速度的需求不断增长。芯片制造商正在通过工艺升级、架构优化等手段，更提升DRAM的性能指标，以满足日益复杂的应用需求。
从“电容存一位”到“周期性刷新保数据”，DRAM的原理并不复杂，却在物理限制与系统性能之间承担着关键作用。随着数据规模和算力需求持续增长，如何在刷新开销、访问效率与能耗之间找到更好的平衡，将长期考验产业链的设计与协同能力，并影响数字基础设施的演进速度与质量。