问题：先进制程逼近物理极限，性能、功耗与密度难以兼顾 随着制程节点持续推进，传统FinFET（鳍式场效应晶体管）栅控能力、漏电抑制和版图效率上提升空间逐渐缩小。对高性能计算、移动终端和数据中心等应用来说，一上需要更小面积内集成更多晶体管，另一上又必须把能耗控制在可接受范围内，行业因此需要新的器件结构来延续性能与能效的同步提升。同时，片上高速缓存需求快速增长，但SRAM单元在缩小尺寸与保持读写稳定性之间长期难以兼顾，成为先进工艺的短板之一。 原因：从“围三面”到“四面环绕”，结构升级指向更强栅控 为突破FinFET瓶颈，业界普遍转向GAAFET（全环绕栅晶体管）。其特点是栅极对沟道实现四面包围，从而增强静电控制能力，抑制漏电并提升驱动性能。三星在ISSCC披露，其3纳米节点将推动GAAFET进入量产，并将涉及的实现命名为3GAE MBCFET（Multi-Bridge Channel FET）。从技术路径看，GAAFET常见形态主要分为“纳米线”和“纳米片”两类：前者沟道更细，后者沟道呈片状且相对更厚。三星所称MBCFET属于纳米片路线，并以专属命名突出其工艺与设计方法的差异。 影响：可调通道宽度提升设计自由度，逻辑与SRAM同步受益 三星强调，纳米片结构的重要优势在于“通道宽度可调”。在同一代工艺中，设计人员可通过调整纳米片尺寸组合，在高性能与低功耗之间做更细粒度的权衡：更宽的通道面向高负载场景以提升驱动能力，更窄的通道用于轻载任务以降低功耗。相比之下，FinFET提升驱动通常依赖增加鳍片数量，调节粒度较粗，也更容易带来面积与布线压力。 在公开数据层面，三星曾给出相较其7LPP工艺的改进方向：性能提升约30%、功耗降低约50%、晶体管密度提高约80%（含逻辑与SRAM）。尽管不同产品与设计目标会带来实际收益差异，但这组指标反映其意在通过器件结构变化，而非仅靠尺度缩小，推动系统级性能与能效提升。 值得关注的是，三星还将GAAFET能力延伸到SRAM验证。其展示的256Mb MBCFET SRAM芯片面积约56平方毫米，用以说明纳米片器件不仅适用于逻辑电路，也有望改善缓存的面积与能耗表现。在传统六晶体管SRAM单元中，FinFET时代往往受限于共享沟道宽度，难以对不同晶体管分别优化；在纳米片可调宽度条件下，传输门、上拉管与下拉管可进行更细致的参数配置。三星披露其采用侧重写入能力的配置方案，并称写入电压可降低约230毫伏，这意味着在相同供电条件下写入能耗有望下降。 对策：量产落地关键在工艺稳定性与生态协同 从研发走向规模制造，GAAFET量产需要更复杂的工艺控制与良率爬坡，包括纳米片形成、栅极环绕一致性、器件变异性控制，以及与后端互连的协同优化。对芯片设计端而言，器件模型、设计套件与EDA流程也需同步完善，才能把“可调宽度”的优势转化为可复用的设计能力，并在不同应用中获得稳定收益。对供应链而言，材料、设备与检测手段的配套升级，将影响新结构能否更大范围复制与推广。 前景：新结构或成先进节点主流方向，竞争将回归“制造+设计”综合实力 从产业趋势看，FinFET向GAAFET演进已成为先进节点的重要选择。纳米片结构通过更强栅控与更高设计自由度，为3纳米及后续节点提供新的性能与能效提升路径。但其市场渗透速度仍取决于量产节奏、成本控制与生态成熟度。未来竞争不再只体现在节点命名，更将体现在良率、交付能力、可设计性，以及面向系统应用的整体优化能力。
三星此次进展说明了先进制程在结构层面的持续演进，也提示后摩尔时代的关键方向：当制程微缩逼近物理边界，材料与器件结构的协同创新将成为提升性能与能效的主要抓手。围绕GAAFET的量产、成本与生态建设，或将更重塑全球半导体技术竞争格局。