问题：算力扩张下互连瓶颈凸显，高速SerDes成为“必争之地” 当前，人工智能模型参数规模、训练数据量与集群规模持续攀升，单芯片性能的提升已难以单独支撑系统级效率跃迁。算力基础设施的关键矛盾之一，正从“算得快”转向“连得通、传得快、耗得低”。在这个背景下，SerDes（序列化器/反序列化器）作为芯片间高速数据传输的基础技术，正在从传统的片上接口能力，演变为影响系统扩展与吞吐的关键要素。业界围绕224G SerDes、协议适配、先进工艺节点与光电融合等方向的竞争明显升温。 原因：数据“出得去、进得来”决定系统效率，技术迭代推高门槛 从原理看，SerDes将并行数据转换为高速串行信号传输，并在接收端还原为并行数据，在不显著增加I/O引脚数量的前提下提升带宽与传输效率。随着算力集群从单板、单机扩展到机柜级、数据中心级，互连的带宽、时延、误码率与功耗逐步成为系统瓶颈。，先进封装与小芯片架构使“芯片内—芯片间—板间—机柜间”的互连层级更复杂，对SerDes的信号完整性、协议兼容与工艺适配提出更高要求。 光电融合也成为下一阶段的重要变量。电互连在更高速率、更长距离场景下的功耗与散热压力上升，推动共封装光（CPO）等方案加快工程化验证与规模化部署。在此趋势下，高速SerDes与光引擎的集成能力，正被视为形成差异化的重要抓手。 影响：竞争从单点指标转向系统能力，生态与供应链格局或将调整 高速SerDes的竞争不止于单一器件参数，它直接影响数据中心交换、加速器互连、存储与HBM连接等关键环节，并深入影响整套算力系统的投资效率与扩展路径。业内通常将参与者分为两类：一类是提供SerDes对应的硅知识产权（IP）的专业厂商；另一类是具备自研SerDes能力、以定制芯片（ASIC）与系统方案见长的公司。随着互连成为系统级核心能力，后者正加大投入，将SerDes与交换芯片、加速器互连、先进封装协同设计，形成整体方案优势。 从公开信息看，头部公司在产品节奏与路线选择上各有侧重：有企业强调SerDes密度与深度集成，以高端交换芯片为牵引，推动面向超大规模集群的互连升级；也有企业以协议覆盖范围和先进工艺节点迁移能力见长，在服务器互连、存储与HBM相关连接等应用上加速布局。与此同时，部分新进入者以224G SerDes等能力切入头部生态，显示该领域在技术窗口期仍存在“后来者机会”，但对研发投入、工程验证与生态对接能力要求很高。 值得关注的是，互连IP开放合作趋势逐渐显现，产业分工可能进一步细化：IP授权、芯片定制、封装协同、光电器件与系统集成之间的边界或将重新划分。随之而来的是供应链协同复杂度上升，也对安全可控与稳定供给提出更高要求。 对策：聚焦“速率—功耗—生态—可制造性”四个维度，构建系统级竞争力 业内人士认为，下一阶段的关键不只是速率标称，更在于系统可用性与量产稳定性。 其一，在更高速率下控制功耗与散热，提升误码性能与可靠性，支撑大规模部署。 其二，强化协议与场景适配能力，在PCIe等通用互连及面向加速器、存储的多样化链路中沉淀可复用的平台能力。 其三，推进与先进封装、小芯片架构的协同设计，降低系统集成门槛，提高良率与制造一致性。 其四，加快光电融合的工程化验证，围绕CPO等方向完善测试、封装与运维体系，避免“实验室领先、规模化受阻”。 同时，在生态层面，进入头部平台不仅看单项指标，更依赖长期兼容性验证、软件与系统协同、供应保障与服务能力。对供应链而言，互连器件、封装材料、测试设备与设计工具的配套成熟度，也将影响技术迭代速度。 前景：互连将成为算力基础设施“第二主赛道”，光电融合与先进封装带来新变量 总体来看，随着算力集群迈向更大规模与更高能效比，互连技术的重要性将持续上升。224G SerDes有望在未来一段时间成为高端互连的关键节点，并与小芯片架构、先进封装及光电融合共同推动系统形态演进。行业竞争将从“单芯片性能”进一步转向“系统吞吐与能效”，并在标准、生态、工程化能力与供应链协同上拉开差距。能够在速率提升的同时实现可制造、可部署、可运维，并形成稳定生态协同的企业，更可能在新一轮算力基础设施升级中占据主动。
SerDes技术的演进折射出半导体产业从单点突破走向系统协同的转向；在人工智能重塑算力格局的当下，芯片互连已从幕后走到台前，成为衡量科技实力的重要维度。这场无声的技术竞速，或将影响未来十年全球数字经济底层架构的走向。