下一代hbm 内存堆叠层数将突破20层

JEDEC早些时候把HBM4的堆叠高度限制从720微米抬高到了775微米。如今行业给下一代HBM设定了突破20层的目标，为了装得下这些层数，大家都在想办法。要是还按照现有的775微米高度装进去，得把DRAM晶圆使劲压薄才行，这会带来不少晶圆损坏的风险，也让本来就挺复杂的HBM良率更上不去。除了削薄晶圆，也可以把两层DRAM之间的间距缩一缩。这种事儿还得靠键合技术来解决。用来做NAND闪存的混合键合能把间距弄得特别小，不过它技术难度高、设备也贵得很。如果高度限制真的放宽了，混合键合的引入时间恐怕又要往后拖一拖了。ZDNET Korea带来了另一个角度：台积电在先进封装这块儿实力很强，制定标准的时候也很有话语权。他们推动的SoIC技术会让XPU复合体变高，这反倒给了HBM“长高”的天然空间。HBM高带宽内存现在的大趋势就是不断往上堆层数，目前HBM4主流还停留在12或者16层。根据韩媒ETNEWS的消息和ZDNET Korea的报道来看，面对下一代可达20层的堆叠需求，行业正在考虑进一步放宽高度限制到800微米甚至更多。所以这次考虑放宽HBM内存高度限制的举动和混合键合导入延期的担忧就这么出现了。AI导读下一代HBM内存堆叠层数将突破20层的消息由IT之家发布。DRAM是集成电路的一种形式而HBM属于IC产品的一部分。